Huawei impulsa la Ley de Escalado Tau como alternativa a la Ley de Moore

Huawei presentó la “Ley de Escalado Tau (τ)” durante el Simposio Internacional IEEE sobre Circuitos y Sistemas (ISCAS) 2026, en Shanghái, como un principio orientado a la evolución de la industria de semiconductores frente a los límites físicos que enfrenta el escalado geométrico asociado históricamente a la Ley de Moore. La exposición estuvo a cargo de la vocera de Huawei, He Tingbo, en una conferencia inaugural titulada “Puesta en práctica de una nueva ruta de semiconductores”.

La propuesta plantea reemplazar el escalado geométrico por un modelo centrado en el “escalado temporal” (τ). El objetivo declarado es sostener mejoras en rendimiento, eficiencia energética y densidad de transistores en chips y sistemas electrónicos. En ese marco, la iniciativa apunta a responder a la creciente demanda global de capacidad de cómputo, especialmente impulsada por el avance de la inteligencia artificial.

El planteo parte de un diagnóstico sobre el escenario reciente del sector: la industria mundial de semiconductores enfrentó “severos límites físicos” y una “disminución de los rendimientos económicos” debido a la desaceleración en la escala geométrica de los transistores y a la erosión de los beneficios del costo por transistor. La Ley de Escalado Tau (τ) se propone como alternativa para sostener una ruta de mejora tecnológica bajo esas restricciones.

Como parte del desarrollo asociado a este enfoque, la compañía incluyó tecnologías propias como LogicFolding, una arquitectura que permite optimizar el diseño de circuitos y reducir significativamente los tiempos de propagación de señal, con impacto en el rendimiento de los sistemas. La aplicación del principio se describe en distintos niveles tecnológicos:

• A nivel dispositivo, busca optimizar la resistencia y la capacitancia de transistores e interconexiones para reducir tiempos de respuesta
• A nivel circuito, utiliza LogicFolding para acortar rutas críticas y mejorar la densidad de transistores y el rendimiento
• A nivel chip, integra software, arquitectura y silicio de manera coordinada para aumentar la eficiencia y el paralelismo de procesamiento
• A nivel sistema, redefine protocolos de interconexión mediante UnifiedBus, orientado a reducir latencias en plataformas de computación de alto desempeño como SuperPoDs

Durante la presentación, He Tingbo señaló que Huawei ya diseñó y produjo en serie 381 chips basados en este principio durante los últimos seis años, aplicados a diferentes industrias y mercados. También adelantó que los próximos chips Kirin previstos para fines de 2026 serán los primeros en incorporar la arquitectura LogicFolding, con “mejoras significativas en rendimiento”.

En cuanto a proyecciones, la compañía estimó que hacia 2031 sus chips de alta gama podrían alcanzar una densidad de transistores equivalente a procesos de 1,4 nanómetros. “Creemos que la apertura y la colaboración son fundamentales para impulsar el progreso continuo de la industria de los semiconductores”, afirmó He Tingbo, vocera de Huawei.